記事 ID: 000076853 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/03/15

インテル® Arria® 10 外部メモリー・インターフェイス (EMIF) が MMR スレーブ・ポートにアクセスできないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    キャリブレーション段階での MMR 抵抗への EMIF IP 内部アクセスにより、この読み取り有効なアサートは MMR スレーブポートから確認できます。この動作は、ユーザーが Avalon MM クロック・クロッシング・ブリッジを介して MMR スレーブ・ポートと Avalon MM マスターを接続すると、アクセスをハングアップします。

     

     

     

    解決方法

      

    関連記事

    関連する KDB ソリューションを紹介します。

    https://www.intel.com/content/www/jp/ja/support/programmable/articles/000085925

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。