記事 ID: 000076851 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/01/21

Arria 10 FPGA DDR4 IP で、tCCD_Sの動作に関する既知の問題はありますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイスインテル® Arria® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Arria® 10 四半期レート DDR4 コントローラーを使用すると、異なるバンクグループへのCAS_n対CAS_nコマンド遅延が、Arria 10 DDR4 パラメーター・エディターのtCCD_S・パラメーター設定を満たしていないことが分ります。例えば、パラメーター・エディターでtCCD_Sを 4 に設定しても、シミュレーション波形とハードウェアで 8 サイクルを観察できます。これにより、連続する読み取りまたは書き込みトランザクション間のギャップが生じ、インターフェイスの効率を低下させることができます。この追加遅延は、コントローラーが一度に開いたままにできる最大ページ数に達したためです。

    解決方法

    Arria 10 DDR4 パラメーター・エディターの [コントローラー] タブのチェックボックスをオンにして、[オート・プリチャージ・コントロール] を有効にします。これにより不要になったページを手動で閉じることができます。この信号を切り替えることでバンクがプリチャージされ、コントローラーのスペースを解放して新しいコマンドを受け入れます。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。