記事 ID: 000076849 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/10/31

インテル® Stratix® 10 DDR4 Ping Pong PHY のデザイン例に既知の問題はありますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DDR4 Ping Pong PHY コンフィグレーションで インテル® Stratix® 10 EMIF IP を使用する場合、効率モニターが有効になっていると、自動生成されるデザイン例に問題があります。

    Ping Pong PHY は正常にキャリブレーションされ、トラフィック ジェネレーターのテストは Ping PHY に合格しますが、Pong PHY の読み取りデータエラーで失敗します。この動作は、シミュレーション操作とハードウェア操作の両方で見られます。

    解決方法

    DDR4 IP パラメーター Diagnostic > Enable Efficiency Monitor を無効に設定します。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 19.4 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。