はい。Quartus® II タイミング解析では、デバイスのタイミングモデルに含まれる特性を持つパッケージ遅延を使用します。
パッケージ遅延番号は、Quartus® II タイミング・アナライザーによって報告される CELL 遅延に組み込まれます。例えば、レジスターを供給する入力ピンの CELL 遅延は、Classic タイミング・アナライザーによって以下のように報告されます。
情報: レジスターまでの最長ピン遅延は 5.260 ns
情報: 1: IC (0.000 ns) CELL (0.000 ns) = 0.000 ns;2. 2000= PIN_AD24。ファンアウト = 2。PIN ノード = 「d_in[1]」
情報: 2: IC (0.000 ns) CELL (3.260 ns) = 5.260 ns;2.00001155000 IOC_X0_Y25_N2 00000000000ファンアウト = 1。REG ノード = 「outputreg」
情報: 総セル遅延 = 3.260 ns (100.00 %)
上記の例における 3.26 ns の CELL 遅延には、すべての I/O バッファー、遅延チェーン、およびパッケージ遅延が含まれています。
レジスターに出力ピンを供給する際の CELL 遅延は、以下のように報告されます。
情報: レジスターからピンまでの最長遅延は 5.420ns です
情報: 1: IC (0.000 ns) CELL (0.000 ns) = 0.000 ns;2. 2001 年 10 月LC_X35_Y1_N9ファンアウト = 9。REG ノード = 'inst4'
情報: 2: IC (2.916 ns) CELL (2.504 ns) = 5.420 ns;[2018] を =PIN_H10。ファンアウト = 0。PIN ノード = 「yvalid」
情報: 総セル遅延 = 2.504 ns ( 46.20 % )
情報: インターコネクトの合計遅延 = 2.916 ns ( 53.80 % )
上記の例における 2.504 ns の CELL 遅延には、すべての I/O バッファー、遅延チェーン、およびパッケージ遅延が含まれています。