記事 ID: 000076839 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

MDIO インターフェイスを使用して外部 PHY にアクセスする方法を教えてください。

環境

  • イーサネット
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    次のドキュメントの表 13-3 (13-5 ページ) で説明されている MDIO コアのレジスターマップにエラーが生じます。

    エンベデッド・ペリフェラル IP ユーザーガイド 

    表には、MDIO_DEVAD、MDIO_PRTAD、MDIO_REGADのアドレスオフセットが0x20、0x21はMDIO_ACCESSに使用することが記載されています。しかし、これらはドキュメント内で入れ替わっているため、実際には0x21と0x20をそれぞれ読んでいるはずです。

    注:指定されたレジスターアドレスオフセット (0x20、0x21) は実際にはワードアドレスであり、対応するバイトアドレスはそれぞれ0x80、0x84されます。

    書き込みアクセス

    外部 PHY への書き込みアクセスは、MDIO インターフェイスを使用して次のように行うことができます。

    1. アドレス・オフセット・0x21で MDIO コア・レジスターへのAvalon®-MM マスター書き込みを実行し、外部 PHY デバイスアドレス (MDIO_DEVAD)、ポートアドレス (MDIO_PRTAD) およびレジスターアドレス (MDIO_REGAD) を指定します。
    2. MDIO_ACCESS・レジスター・オフセット・0x20に 32 ビット・データのAvalon-MM マスター書き込みを実行します。

    MDIO コアの動作について
    データがMDIO_ACCESSレジスターに配置されると、MDIO コアは、オフセット0x20および0x21でレジスターに提供される情報を含む MDIO 書き込みフレームの生成を開始します。フレームは、MDIO_REGADで指定されているアドレス (オフセット・0x21で MDIO コア・レジスターのビット [31:16]) のターゲット PHY レジスターに転送されます。

    読み取りアクセス

    外部 PHY からの読み取りアクセスは、MDIO インターフェイスを使用して次のように実行できます。

    1. アドレス・オフセット・0x21で MDIO コア・レジスターへのAvalon-MM マスター書き込みを実行し、外部 PHY デバイスアドレス (MDIO_DEVAD)、ポートアドレス (MDIO_PRTAD) およびレジスターアドレス (MDIO_REGAD) を指定します。
    2. オフセット0x20で 32 ビット・MDIO_ACCESS・レジスターのAvalon MM マスター・リードを発行します。

    MDIO コアの動作について
    MDIO_ACCESSレジスターへの読み取りアクセスが発行されると、MDIO コアは、オフセット0x21でレジスターに提供される情報を含む MDIO READ フレームの生成を開始します。MDIO を介したこの READ コマンドへの応答として、外部 PHY は指定されたレジスターの値を MDIO コアに戻します。この値は、オフセット0x20で MDIO コアのMDIO_ACCESSレジスターにロードされます。つまり、ローカルAvalon-MM レジスターをオフセット0x20で読み取っているかのように見えます。

    この問題は MegaWizard® および SOPC Builder flow の両方に影響します。

    関連製品

    本記事の適用対象: 1 製品

    Arria® II GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。