記事 ID: 000076828 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/05/05

インテル® Arria®10 デバイスで 100G Interlaken インテル® FPGA IPを使用する際に「rg_overflow」がアサートされるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® FPGA IP 100G Interlaken IP-ILKN/100G
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Arria® 10 デバイスの 100G Interlaken インテル® FPGA IPのデフォルトのパラメーター設定が間違っているので、 rx_user_clk を 12.5Gbps のデータレート で接続すると 、rg_overflowアサートされます。

解決方法

インテル® Quartus® Prime ソフトウェアを使用してこの問題を回避するには、ファイル 名/synth/.v を以下のように変更します。

次から変更します。

.ファミリー (「Arria 10」)
.RXFIFO_ADDR_WIDTH (12)
.NUM_LANES (12)

次に変更します。

.ファミリー (「Arria 10」)
.RXFIFO_ADDR_WIDTH (13)
.NUM_LANES (12)

 

IP が再生成されると、変更されたファイルの変更は上書きされ、再度編集する必要があります。

関連製品

本記事の適用対象: 4 製品

インテル® Arria® 10 FPGA & SoC FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA
インテル® Arria® 10 GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。