記事 ID: 000076825 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

アプリケーションのクロック周波数 125MHz で PCI* Express の インテル® FPGA P タイル Avalon・ストリーミング IP を使用する場合、タイミング・アナライザーは使用されている 250MHz を報告しますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    v20.3 の PCI* Express 向けインテル® FPGA P タイル・Avalon・ストリーミング IP の GUI の問題により、GUI は IP の Gen3 対応コンフィグレーションにおける 125MHz アプリケーション・クロック周波数のサポートを示しています。125MHz のアプリケーション・クロック周波数はサポートされていません。選択した IP が 250MHz アプリケーション・クロックを使用して生成される場合、警告、エラー、または情報メッセージは表示されません。

    解決方法

    125MHz はサポートされていないため、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v20.3 にはこの問題の回避策はありません。

    これらの不正な 125MHz オプションは、PCI* Express IP のインテル® FPGA P タイル Avalon・ストリーミング IP のバージョン 20.4 以降修正されました。
     

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ F シリーズ FPGA および SoC FPGA
    インテル® Stratix® 10 DX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。