記事 ID: 000076807 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

OFFSET_CANCELLATION_RESET信号が PCI Express Stratix IV チェーン DMA デザイン例の IP コンパイラーのreconfig_clkに同期されない

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    offset_cancellation_resetStratixの信号 PCI Express* 向け IP コンパイラー向け IV チェーン DMA サンプルデザイン 信号の変化に同期されます。 reconfig_clk_locked クロックには接続されません reconfig_clk 。その結果、SERDES 正しく機能しなくなる場合があります。

    解決方法

    この問題を回避する方法はありません。

    この問題は、今後の IP コンパイラーで修正される予定です。 PCI Express チェーン DMA の例。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® IV FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。