記事 ID: 000076799 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/03/15

Macronix フラッシュ上の インテル® Stratix® 10 デバイスでOSC_CLK_1を使用する際、読み取り、書き込み、消去の操作に失敗する理由

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Marconix フラッシュのコンフィグレーション・クロック・ソースが 128Mb を超えると、OSC_CLK_1を使用して、FPGAで現在のデザインを実行すると、読み取り、書き込み、および消去の操作が失敗します。

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 18.1.1 以降で修正されています。

関連製品

本記事の適用対象: 2 製品

インテル® Stratix® 10 FPGA & SoC FPGA
インテル® FPGA コンフィグレーション・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。