記事 ID: 000076778 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

MAX PLUS® II ソフトウェアで絶対関数 (abs) を使用している VHDL コードが正しく動作しないのはなぜですか?(Synplicity Synplify バージョン 5.1)

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    VHDL デザインファイルで絶対関数 () を使用すると、Syplify ソフトウェア・バージョン 5.1 で合成エラーが発生します abs 。この関数に負の値を渡すと、不正な値がいくつか表示されます。

    この問題は Synplify ソフトウェアのバージョン 5.1.5a、5.2.1、およびそれ以降で修正されました 。Synplicity Web サイトからダウンロードできます。

     Synplify は、Synplify ソフトウェアのバージョン 5.1.5a をインストールする前に、リリースノートを読むことをお勧めします。

     

    Synplify ソフトウェア・バージョン 5.2.1 には、バージョン 5.1.5a の機能と、APEX™ 20K デバイスファミリーのサポートが含まれています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。