記事 ID: 000076756 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

インテル® Arria® 10 外部メモリー・インターフェイス (EMIF) IP のバッファーサイズを制御して、FPGAデバイスの RAM ブロック使用量を削減するにはどうすればよいですか?

環境

  • 外部メモリー・インターフェイスインテル® Arria® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime ソフトウェアでは、プラットフォーム・デザイナー・インターコネクトのバッファーサイズは 2 つの要因に依存します。

    1. Avalonスレーブ IP からの最大保留中のリードトランザクション (例: インテル Arria® 10 EMIF IP)

    2. Avalon MM インターフェイスのバーストカウント幅

    ただし、EMIF IP の保留中の最大リードトランザクションは変更できず、EMIF 効率を最大化するために固定値の 64 に設定されています。

    解決方法

    この問題を回避するには、Avalon MM スレーブ・インターフェイスのバーストカウント幅を縮小して、インテル® Arria® 10 EMIF IP のバッファーサイズを縮小します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。