記事 ID: 000076753 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

圧縮が有効になっているインテル® Cyclone® V GT 開発キットの構成に失敗したのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Cyclone® V GT 開発キットは、インテル® MAX®V が MSEL ビットの 1 つを 0 に接続しているため、フラッシュで圧縮ビットストリームを使用する際に設定できません。

解決方法

インテル® Max® V のデザインは、開発キットのインストール・フォルダーの「hdl」フォルダーの下にある pfl_control.vhd で変更します。

397 行目に移動すると、表示されます (msel <= "ZZZ0Z";)。(msel <= "ZZZZZ";)に変更します。

これにより、ボード上の DIPSW (DIP スイッチ) に従って MSEL を選択できるようになります。コンフィグレーション・モードに従って MSEL が正しいことを確認します。

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。