記事 ID: 000076748 コンテンツタイプ: エラーメッセージ 最終改訂日: 2018/09/28

警告 (15064): PLL 出力ポート clk[0] は、非専用ルーティングを介して出力ピン「c0~output」をフィードします

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

この警告は、インテル® Quartus® Prime ソフトウェアで、シングルエンド専用クロック出力を、インテル MAX 10 デバイスの差動ピン・ペアの n ピンに®割り当てた場合に表示される場合があります。

 

 

解決方法

シングルエンド専用クロック出力の場合、ピンを PLL#_CLKOUTpに割り当てます。

差動専用クロック出力の場合、ピンペアを PLL#_CLKOUTp および PLL#_CLKOUTnに割り当てます。

関連製品

本記事の適用対象: 1 製品

インテル® MAX® 10 FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。