詳細
いいえ、 CONF_DONE および INIT_DONE 信号は、Stratix® 10 FPGA JIC ファイルのプログラミング中にハイをアサートしてはなりません。
JIC ファイルのプログラミング・プロセス中に、Quartus® Prime 開発ソフトウェア・プロ・エディション v18.0 を使用してヘルパーイメージ (工場出荷時のデフォルト SFL イメージ) を使用して Stratix® 10 FPGA デバイスを構成すると、予期しない CONF_DONE や INIT_DONE 信号アサーションが発生する場合があります。ヘルパーイメージ(工場出荷時のデフォルトのSFLイメージ)には、ファームウェアデータのみが含まれ、完全な構成データは含まれていません。したがって、Stratix® 10 FPGAデバイスは、ファームウェアデータのみで構成され、 CONF_DONE および INIT_DONE 信号がハイにアサートされても、Stratix® 10 FPGAデバイスはユーザモードに入っていない。
Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 17.1 以前では、ヘルパーイメージ (工場出荷時のデフォルト SFL イメージ) にフル・コンフィグレーション・データが含まれているため、 CONF_DONE および INIT_DONE 信号はハイにアサートされることが期待されます。
解決方法
この無効な CONF_DONE と INIT_DONE 状態は、JICプログラミングの失敗を引き起こしません。
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディション v21.4 以降で修正されています。