いいえ、 インテル® Stratix® 10 FPGA JIC ファイル・プログラミング中に、CONF_DONE信号とINIT_DONE信号が高くアサートされるべきではありません。
JIC ファイル・プログラミング・プロセス中に、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v18.0 を使用してヘルパー・イメージ (工場出荷時のデフォルト SFL イメージ) を使用して、インテル® Stratix® 10 デバイスを設定すると、予期しない CONF_DONE や INIT_DONE 信号のアサーションが発生する可能性があります。ヘルパー・イメージ (工場出荷時のデフォルト SFL イメージ) にはファームウェア・データのみが含まれており、完全なコンフィグレーション・データは含まれません。したがって、インテル® Stratix® 10 デバイスは、ファームウェア・データのみで構成され、 CONF_DONE 信号と INIT_DONE 信号が高くアサートされているにもかかわらず、インテル® Stratix® 10 デバイスはユーザーモードに入っていません。
インテル Quartus Prime 開発ソフトウェア・プロ・エディション v17.1 以前では、ヘルパー・イメージ (工場出荷時のデフォルトの SFL イメージ) に完全なコンフィグレーション・データが含まれているので、 CONF_DONE 信号と INIT_DONE 信号は高くアサートされるものと想定されています。
この無効な CONF_DONE および INIT_DONE 状態は、JIC プログラミングの失敗を引き起こしません。
これは、インテル Quartus Prime 開発ソフトウェア・プロ・エディション v21.4 以降で修正されています。