インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 20.1 またはバージョン 20.2 で JESD204C インテル® FPGA IP をベースモードにしたデザインをコンパイルすると、以下のような警告メッセージが表示されることがあります。
メッセージ ID | メッセージテキスト |
17897 | 「[get_keepers {mac_tx|j204c_tx_base_inst|j204c_tx_gearbox_inst|tx_gb[0].j204c_tx_gb_perlane_inst|tx_gb_fifo_inst|j204c_tx_dcfifo132b_m20k|dcfifo_component|auto_generated|delayed_wrptr_g*}」から「[get_keepers {mac_tx|j204c_tx_base_inst|j204c_tx_gearbox_inst|tx_gb[0]までのset_net_delay割り当てを満たす宛先クロック期間が見つかりませんでした.j204c_tx_gb_perlane_inst|tx_gb_fifo_inst|j204c_tx_dcfifo132b_m20k|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]」この割り当ては無視されます。 |
332182 | 「get_keepers {mac_tx|j204c_tx_base_inst|j204c_tx_gearbox_inst|tx_gb[0].j204c_tx_gb_perlane_inst|tx_gb_fifo_inst|j204c_tx_dcfifo132b_m20k|dcfifo_component|auto_generated|*rdptr_g*}] から [get_keepers {mac_tx|j204c_tx_base_inst|j204c_tx_gearbox_inst|tx_gb[0]へのset_max_skewを満たすパスが見つかりません.j204c_tx_gb_perlane_inst|tx_gb_fifo_inst|j204c_tx_dcfifo132b_m20k|dcfifo_component|auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.800」。この割り当ては無視されます。 |
332174 | intel_jesd204c.sdc(81): -group がクロックと一致しない |
332049 | intel_jesd204c.sdc(64): 引数が空のコレクションである場合、create_clockは無視されます。 |
332054 | アサインメント・set_clock_groupsは受け入れられますが、intel_jesd204c.sdc(81): value -group {j204c_txphy_clk[0]} -group {j204c_txphy_clk[1]} -group {j204c_txphy_clk[2]} - group {group j204c_txphy_clk[3]} -group {j204c_txphy_clk[4]} -group {j204c_txphy_clk[5]} -group {j204c_txphy_clk[6]} -group {j204c_txphy_clk[7]} は、次のタイプの要素と一致することができませんでした。 ( clk ) |
332060 | ノード:j204c_txphy_clkはクロックであると判断されましたが、関連するクロック割り当てなしで検出されました。 |
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 20.1 またはバージョン 20.2 でこの問題を回避するには 、intel_jesd204c.sdc ファイル内の特定の行を以下のように置き換えてください。
simplex rx base のみ (.../intel_jesd204c_rx_191/synth/intel_jesd204c.sdc):
以下から変更してください。
77 セット overall_clock ""
{ set j 0} { $j < 4} { incr j} { について 78
"-group {j204c_rxphy_clk[$j]} overall_clock追加 79
80 }
81 set_clock_groups -asynchronous -group {j204c_rx_avs_clk} -group {j204c_rxlink_clk j204c_rxframe_clk} $overall_clock
宛先
77 セット overall_clock ""
78 セット clock_grp ""
{ set j 0} { $j < 4} { incr j} { について 79
"-group {j204c_rxphy_clk[$j]} overall_clock 80 を追加
81 }
{set_clock_groups -asynchronous -group {j204c_rx_avs_clk} -group {j204c_rxlink_clk j204c_rxframe_clk} clock_grp_tmp 82 セット
83 アペンド・clock_grp $clock_70_tmp $overall_clock
84 eval $clock_00
simplex tx base のみ(.../intel_jesd204c_tx_191/synth/intel_jesd204c.sdc):
以下から変更してください。
{set i 0} { $i < 4} {incr i} { について 63
64 eval {create_clock -name"j204c_txphy_clk[$i]"-period 3.945ns [get_ports j204c_txphy_clk[$i]]}
65 }
.
.
.
{ set j 0 } { $j < 4} { incr j} { について 78
"-group {j204c_txphy_clk[$j]} overall_clock追加 79
80 }
81 eval {set_clock_groups -asynchronous -group {j204c_tx_avs_clk} -group {j204c_txlink_clk j204c_txframe_clk} $overall_clock}
宛先
64 eval {create_clock -name "j204c_txphy_clk" -period 3.945ns [get_ports j204c_txphy_clk]}
.
.
.
79 セット clock_grp ""
{-group {j204c_txphy_clk} overall_clock 80 追加
{set_clock_groups -asynchronous -group {j204c_tx_avs_clk} -group {j204c_txlink_clk j204c_txframe_clk} clock_grp_tmp 81 セット
82 アペンド・clock_grp $clock_70_tmp $overall_clock
83 eval $clock_00
デュプレックス・ベースのみ(.../intel_jesd204c_tx_191/synth/intel_jesd204c.sdc):
以下から変更してください。
64 create_clock名「j204c_rxphy_clk[$i]」-period 3.945ns [get_ports j204c_rxphy_clk[$i]]
65 create_clock -name"j204c_txphy_clk[$i]"-period 3.945ns [get_ports j204c_txphy_clk[$i]]
66 }
.
.
.
86 セット overall_clock ""
{ set j 0 } { $j < 4} { incr j} { について 87
「-group {j204c_rxphy_clk[$j]]} -group {j204c_txphy_clk[$j]} overall_clock付け 88
89 }
90 set_clock_groups -asynchronous -group {j204c_tx_avs_clk j204c_rx_avs_clk} -group {j204c_txlink_clk j204c_txframe_clk j204c_rxlink_clk j204c_rxframe_clk} $overall_clock
宛先
64 create_clock名「j204c_rxphy_clk[$i]」-period 3.945ns [get_ports j204c_rxphy_clk[$i]]
65 }
66 eval create_clock -name"j204c_txphy_clk" -period 3.945ns [get_ports j204c_txphy_clk]
.
.
.
87 セット overall_clock ""
88 セット clock_grp ""
{-group {j204c_txphy_clk} overall_clock 89 追加
{set_clock_groups -asynchronous -group {j204c_tx_avs_clk} -group {j204c_txlink_clk j204c_txframe_clk} clock_grp_tmp 90 セット
{ set j 0} { $j < 4} { incr j} { について 91
"-group {j204c_rxphy_clk[$j]} overall_clock追加 92
93 }
{set_clock_groups -asynchronous -group {j204c_rx_avs_clk} -group {j204c_rxlink_clk j204c_rxframe_clk} clock_grp_tmp 94 セット
95 アペンド・clock_grp $clock_70_tmp $overall_clock
96 eval $clock_00
注: すべてのクロック期間の値は、ユーザーが選択した値に依存します。
この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディションバージョン 20.3 以降で修正されています。