インテル® Arria® 10、インテル® Cyclone® 10 GX、または インテル® Stratix® 10 デバイスをターゲットとする場合、JESD204B IP デザイン例コンポーネント (IOPLL/Core PLL および ATX PLL) は、CDR リファレンス・クロックと同じリファレンス・クロック周波数を共有します。
JESD204B IP デザイン例の生成またはコンパイル中に、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v17.0 以降でエラーが発生する場合があります。これは、選択されたリファレンス・クロック周波数が、他のデザイン例のコンポーネントでは有効でないためです。
表示される可能性のあるエラー・メッセージの例を以下に示します。
エラー: altjesd_ed_qsys_RX_TX_xcvr_atx_pll_0.xcvr_atx_pll_0: "N counter" (atx_pll_ref_clk_div) 0 が範囲外: 1-2、4、8
エラー: altjesd_ed_qsys_RX_TX_xcvr_atx_pll_0.xcvr_atx_pll_0: "PLL オートモード・リファレンス・クロック周波数 (整数)" (set_auto_reference_clock_frequency) 34.5 が範囲外です
エラー: 終了コード 3 で qsys-generate に失敗しました
エラー: altjesd_ed_qsys_RX_TX_core_pll.core_pll: 出力カウンター 0 フリークエンシー・ドロップダウン値の計算に失敗しました: freq リストの取得に失敗しました。
エラー: altjesd_ed_qsys_RX_TX_core_pll.core_pll: リファレンス・クロック周波数 780.878049 が有効範囲外 (10.0:750.0)
エラー: altjesd_ed_qsys_RX_TX_core_pll.core_pll: "リファレンス・クロック周波数" (gui_reference_clock_frequency) 780.878049 が範囲外: 10.0-750.0
この問題を回避するには、JESD204B IP パラメーター・エディターの PLL/CDR リファレンス・クロック周波数 ドロップダウン・リストから別のリファレンス・クロック周波数を選択し、デザイン例を再生成します。