記事 ID: 000076729 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Stratix® 10 PCI Express* ハード IP の MSI-X テーブルと PBA の BAR オフセットが有効にならないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
  • Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime Pro ソフトウェアの問題により、インテル® STRATIX® 10 PCI Express* ハード IP の GUI で指定されている MSI-X テーブル BAR オフセットと PBA は有効にされません。これは Linux OS で lspci コマンドを使用することで確認できます。

    そのため、PBA と MSI-X テーブルのアドレスが重複しているため、MSI-X 機能が正しく動作しません。

    この問題は、次の IP コアに影響を与えます。

    インテル® Stratix® PCI Express* 向け 10 Avalon®-MM インターフェイス

    インテル® Stratix® PCI Express* 向け 10 Avalon®-ST インターフェイス

    Avalon®-MM インテル® Stratix® PCI Express* の 10 ハード IP。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 19.3 から修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。