記事 ID: 000076728 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

I/O PLL をロックできない場合に、plL Reconfig IP でインテル® Arria® 10 を再構成して 10 個の I/O PLL をインテル® Cyclone®するにはどうすればよいですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • IOPLL インテル® FPGA IP
  • PLL リコンフィグレーション・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PLL リコンフィグレーション IP は現在、リコンフィグレーションを開始する前に IO PLL ロックステータスをチェックしています。これにより、IO PLL がロックされるまで 、mgmt_wait_request が表明されます。

    解決方法

    この問題を回避するには、プロジェクト IP 生成フォルダー内の下に表示されている .v ファイルを編集し、パラメーター のWAIT_FOR_LOCK 値を 1 から 0に変更します。これにより 、PLL Reconfig IP は、コアの準備が整うと、IOPLL ロックのステータスを確認せず 、mgmt_waitrequest 信号をディサートします。

    synth/altera_pll_reconfig_top.v

    関連製品

    本記事の適用対象: 2 製品

    インテル® Cyclone® 10 FPGA
    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。