記事 ID: 000076727 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

イーサネット向け インテル® Stratix® 10 E タイル・ハード IP のデザイン例 - 10Gbps および 25Gbps バリアントのデザイン例が不正なパケット数を送信するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット
  • 25G イーサネット・インテル® FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 19.2 以前を使用する場合、イーサネット向け インテル® Stratix® 10 E タイル・ハード IP (10Gbps および 25Gbps ベースバリアント) を使用してデザイン例を作成する場合、固定モードおよびインクリメンタル・モードで動作する場合、不正な数のパケットが送信されます。

    解決方法

    バージョン 19.2 以前のインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションでこの問題を回避するには、実行中のプロジェクトを停止してデバイスを再起動します。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 19.3 以降修正されています。

    関連製品

    本記事の適用対象: 4 製品

    インテル® Stratix® 10 FPGA & SoC FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA
    インテル® Stratix® 10 DX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。