記事 ID: 000076722 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

2 つのアラインド・クロックを使用してStratix強化フェーズロック・ループ (PLL) のシミュレーションを実行すると、クロック・スイッチオーバー機能が正しく動作しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 この場合、Quartus® の PLL モデルに問題があるため、クロック・スイッチオーバー機能が正しくシミュレートされません。®II ソフトウェア・バージョン 2.2。2 つの PLL クロックの立ち上がりエッジが同時に発生すると、PLL シミュレーション・モデルはクロックの切り替え中に 2 番目の入力クロックのクロックエッジを失います。

この問題は、2 つのクロックがエッジ・アライメントされていない場合には発生しません。

この問題は、インテル® Quartus® II ソフトウェア・バージョン 2.2 SP1 で修正されました。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。