記事 ID: 000076721 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/02/07

ALTMEMPHY ベースの DDR2 および DDR3 SDRAM メモリー・インターフェイス・デザインに、ハードウェア機能上の障害 (メモリー・データの破損) を引き起こす可能性のある既知の問題はありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。ALTMEMPHY ベースの DDR2 および DDR3 SDRAM メモリー・インターフェイス・デザインに影響を与える 2 つの問題があります。これらの問題は、Stratix® III、Stratix IV、HardCopy III、および HardCopy® IV デバイスに影響します。Quartus® II ソフトウェア・バージョン 9.1 SP1 以前を使用して生成されたすべての ALTMEMPHY ベースのメモリー・インターフェイス・デザインが影響を受けます。

1. OCT タイミング: OCT タイミングの問題は、ダイナミック OCT 機能を使用するすべての DDR2 SDRAM インターフェイス デザインとディスクリート DDR3 SDRAM インターフェイス デザイン (読み取り/書き込みレベリングなし) に影響します。HPC I ハーフレート DDR2 デザインを除き、すべてのハイパフォーマンス・コントローラー I および II (HPC I & HPC II) デザインが影響を受けます。

影響を受けるデザインで、動的 OCT 信号のタイミングが、読み取りから書き込みへのバスのターンアラウンドに対して正しくありません。これにより、メモリに書き込まれたデータが破損する可能性があります。これらのデザインは、生産価値があることを保証するために、Quartus® II ソフトウェア・パッチで提供される修正を実装する必要があります。

2. IO クロッキング・トポロジー: 読み取り/書き込みレベリングを備えた DDR3 インターフェイスを実装するデザインでは、IO エレメント内の再同期レジスター間でのデータ転送に使用される I/O クロッキング・トポロジ ーは最適ではありません。ただし、ハードウェア障害は観察または報告されていません。Quartus® II ソフトウェア・パッチは、I/O クロッキング・トポロジーを最適化し、タイミングマージンを改善します。平準化された DDR3 デザインの予防措置として、ソフトウェアの修正を推奨します。

解決方法

この問題は、Quartus® II ソフトウェア・バージョン 9.1 SP2 で修正済みです。パッチ 0.74 および 1.09 は、Quartus® II ソフトウェア・バージョン 9.1 および 9.1 SP1 でそれぞれこれらの問題を修正するために利用可能です。

ALTMEMPHY シーケンサー RTL は、これらの問題に対処するためにアップデートされました。この問題を解決するには、Quartus® II ソフトウェア・サービスパックまたはパッチをダウンロードしてインストールし、影響を受けるすべての ALTMEMPHY ベースのメモリー・インターフェイス・インスタンスを再生成して、デザインを再コンパイルします。

関連製品

本記事の適用対象: 4 製品

Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。