記事 ID: 000076719 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/08/05

PCI Express 向け IP コンパイラー・ユーザーガイドのテスト・インターフェイス信号のセクションに記載されているように、test_inバスを 0 に設定する必要がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

これはドキュメント内のエラーです。これはしないでください。

解決方法

インテルでは、ハードウェア にtest_in = 0x3A8 を設定するか、シミュレーション用に0x3A9することを推奨します。

関連製品

本記事の適用対象: 4 製品

Cyclone® IV GX FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。