記事 ID: 000076685 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

シミュレーション中に PCI Express コアのtx_outが常に HiZ になっているのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PCI Express® コアをシミュレートすると、PCI Express コアが正しくリセットから外れ、リンク初期化を開始したように見えますが、リンク初期化は完了しません。また、tx_out[n] ポートは HiZ 状態で継続的に存在しているようです。

これは、テストベンチ構成、特にシリアル・シミュレーションを高速化するtest_inバスのコンフィグレーションの結果である可能性があります。

解決方法

この問題を回避するには、test_in[0] = 1 に設定して、リンクの初期化を高速化するようにテストベンチを設定します。

シミュレーションでは、test_in[39:0] = 0x0ADまたは0x0A9に設定することをお勧めします。

これらのビットの意味は以下のとおりです。

[7] = 電源管理を無効にする

[5] = コアがコンプライアンス・モードに入から無効にする

[3] = FPGAモード

[2] = スクランブリングを無効にする

[0] = シリアル・シミュレーションを高速化

 

 

関連記事

関連製品

本記事の適用対象: 4 製品

Stratix® V GX FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® V GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。