記事 ID: 000076683 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

IP アップグレード・ダイアログで一部の IP コアが正しく報告されないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    トランシーバー・ネイティブ PHY インテル® Arria® 10 Cyclone® 10 FPGA IP
    インテル® FPGA IP 100G Interlaken IP-ILKN/100G
    トリプルスピード・イーサネット・インテル® FPGA IP
    XAUI PHY インテル® FPGA IP
    インテル® FPGA IP 50G Interlaken IP-ILKN/50G
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

問題が原因で、v16.1 バージョンのソフトウェアによって生成された Quartus® Prime 開発ソフトウェア・プロ・エディション IP コアは、合成を実行する前に、IP アップグレード・テーブルに不正な IP バリアント・タイプと不正なリリースノート・リンクが報告されることがあります。

解決方法

この問題を解決するには、影響を受ける IP コアのバリアントで IP アップグレードを実行してください。

この問題は、ソフトウェア・バージョン 17.0 以降で修正されています。

関連製品

本記事の適用対象: 10 製品

インテル® Cyclone® 10 FPGA
インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Stratix® 10 GX FPGA
インテル® Stratix® 10 SX SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA
インテル® Arria® 10 GT FPGA
インテル® Arria® 10 GX FPGA
インテル® Cyclone® 10 LP FPGA
インテル® Arria® 10 SX SoC FPGA
インテル® Cyclone® 10 GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。