クリティカルな問題
詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバグにより、100G モードのイーサネット・インテル® FPGA IP コア向け E タイル・ハード IP では、PTPモードが有効になっているときにReady Latencyパラメーターを誤って選択できます。
PTPが有効になっている場合、イーサネット・インテル® FPGA IP コアの E タイル・ハード IP ではReady Latencyパラメーターがサポートされていませんか?
PTP が有効になっている 100G モードでイーサネット・インテル® FPGA IP コア向け E タイル・ハード IP を使用する場合、レディー・レイテンシーはゼロで固定されます。
解決方法
この問題の回避策はありません。
この問題は、PTP モードが選択されている場合に IP GUI から Ready Latency パラメーターを削除することで、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v20.2 リリース以降に修正されました。