記事 ID: 000076676 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® FPGA P タイル PCI* Express IP の独立 PERST# 機能はサポートされていますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
  • Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v20.1 では、PCI* Express 向けインテル® FPGA P タイル IP に独立した PERST# 機能が誤って含まれています。

    ただし、この機能はハードウェア検証が完了するまでお客様が使用する準備ができていません。

     

    解決方法

    P タイル PCIe* に依存しない PERST# 機能は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの v20.2 から削除されました。

    この機能は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースでサポートされる予定です。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ F シリーズ FPGA および SoC FPGA
    インテル® Stratix® 10 DX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。