記事 ID: 000076655 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

警告: SERDES レシーバー原子「rx[0]」の DPA クロックは、PLL"xxxxxxx"によって、指定されていないdpa_multiply_byとdpa_divide_byパラメーターで駆動されます。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

「外部 PLL」モードで ALTLVDS メガファンクションを使用すると、次の警告が表示される場合があります。

 

警告: SERDES レシーバー原子「rx[0]」の DPA クロックは、PLL"xxxxxxx"によって、指定されていないdpa_multiply_byとdpa_divide_byパラメーターで駆動されます。

 

「外部 PLL」モードで ALTLVDS メガファンクションを使用する場合、ALTPLL メガファンクションには、DPA アプリケーションで必要なdpa_multiply_byとdpa_divide_byパラメーターを指定する方法が必要です。これらのパラメーターは、ALTLVDS クロックポートを供給するクロックに対応するclk_multiply_by / divide_byパラメーターと同じにする必要があります (つまり、データレートに等しい周波数の高速クロック)。ALTPLL メガファンクションに [出力クロック設定] ページに [DPA クロックに対してこれらのクロック設定を使用する] というチェックボックスが表示されない場合は、生成された ALTPLL インスタンスを手動で編集し、dpa_multiply_by / dpa_divide_by パラメーターを設定する必要があります。

 

次の例では、乗算設定と除算設定がそれぞれ 10 および 1 であることを前提としています。

 

--Example Manual Edit to the ALTPLL Component Declaration Generic Map (VHDL)

                dpa_multiply_by:             整数。

                dpa_divide_by:               整数。

 

--Example Manual Edit to the ALTPLL Generic (VHDL)

                dpa_multiply_by          => 10    -- PLL 設定に従って設定します

                dpa_divide_by            => 1      -- PLL 設定に従って設定します

 

-- ALTPLL defparam への手動編集例 (Verilog)

  altpll_component.dpa_multiply_by = 10、

altpll_component.dpa_divide_by = 1、

 

 

関連製品

本記事の適用対象: 2 製品

Arria® II GX FPGA
Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。