記事 ID: 000076648 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

マルチランク DDR3 または DDR4 インターフェイスの奇数ランクでキャリブレーション・エラーが発生する原因は何ですか?

環境

    外部メモリー・インターフェイスインテル® Arria® 10 FPGA
    外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
    UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

DDR3 または DDR4 インターフェイスの奇数ランクのみでキャリブレーション・エラーが発生した場合、これは外部メモリー・インターフェイス IP パラメーターでアドレス・ミラーリングが有効になっていないことが原因である可能性があります。

解決方法

複数ランク DIMM は、多くの場合、アドレス信号の PCB レイアウトを最適化するために、奇数のランクでのアドレス・ミラーリングと呼ばれる機能を使用します。

DIMM データシートを確認するか、DIMM メーカーにお問い合わせください。DIMM PCB レイアウトがアドレス・ミラーリングを使用しているかどうか確認し、IP パラメーターを正しく設定してください。

  • 10 個の外部メモリー・インターフェイス IP およびStratix® 10 個の外部メモリー・インターフェイス IP をArria®: トポロジー>メモリータブ>奇数ランクのアドレス・ミラーリングを有効にする
  • UniPHY 対応 DDR3 SDRAM コントローラー: メモリー初期化オプション>メモリー初期化オプション>・ミラーリング: チップセレクトごとに 1

関連製品

本記事の適用対象: 4 製品

Stratix® V FPGA
インテル® Stratix® 10 FPGA & SoC FPGA
Arria® V GZ FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。