記事 ID: 000076636 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

投稿されていない TLP が受信 AVST インターフェイスに表示されないのはなぜですか?

環境

    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PCI Express* Avalon-ST インターフェイス向けハード IP のユーザーガイドで説明されているように、rx_st_mask入力は、アサーシング時にすべてのノンポステッド TLP を停止します。

解決方法

この問題を回避するには、AVST Rx インターフェイスでノンポステッド TLP を受信する際に、rx_st_mask入力がディアサートされていることを確認してください。

関連製品

本記事の適用対象: 12 製品

Stratix® V FPGA
インテル® Stratix® 10 FPGA & SoC FPGA
Stratix® IV GX FPGA
インテル® Arria® 10 FPGA & SoC FPGA
Arria® V FPGA & SoC FPGA
Arria® II FPGA
Cyclone® IV GX FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Stratix® IV GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。