記事 ID: 000076634 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

低レイテンシー・イーサネット 10G MAC 10M/100M/1G/10G サンプルデザインが複数のチャネルでタイミングに失敗する理由

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    低レイテンシー・イーサネット 10G MAC インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

以下のインテル® 低レイテンシー・イーサネット 10G MAC サンプルデザインでは、チャネル数が 7 以上の場合にタイミングが失敗する場合があります。
1. 10M/100M/1G/10G イーサネット
2. 1588 対応 10M/100M/1G/10G イーサネット
3. 1G/10G イーサネット
4. 1588 を備えた 1G/10G イーサネット

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェアのバージョン 17.0 以降で修正されています。

関連製品

本記事の適用対象: 4 製品

インテル® Arria® 10 GX FPGA
Arria® V FPGA & SoC FPGA
Stratix® V FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。