記事 ID: 000076626 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/09/09

PHY リファレンス周波数が インテル® Stratix® 10® および インテル Agilex 7 デバイスで 312.5MHz に設定されている場合、イーサネット向け E タイルハード IP を使用する際に CDR が 25G モードでロックされないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    イーサネット
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.4 以前の問題により、PHY リファレンス周波数が 312.5MHz に設定されている場合、イーサネット向け E タイルハード IP を使用している場合、CDR は 25G モードでロックできません。

 

 

 

 

解決方法

312.5MHz が E タイル PHY IP でサポートされている範囲にないため、この問題の回避策はありません。代わりに、156.25MHz または 322.265625MHz のリファレンス・クロック・フリークエンシーを使用します。

 

この 312.5MHz リファレンス・クロック周波数オプションは、バージョン 21.1 インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションで固定されています。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。