記事 ID: 000076625 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

イーサネット向け インテル® Stratix® 10 E タイル・ハード IP - 10Gbps および 25Gbps のデザイン例で不正なパケット数が送信されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 25G イーサネット・インテル® FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 19.2 またはそれ以前を使用している場合、固定モードとインクリメント・モードの両方で動作するイーサネット向け インテル® Stratix® 10 E タイル・ハード IP -10Gbps および 25Gbps デザイン例では、不正なパケット数を送信します。観察された送信パターンは、IP が期待されるパケット数の半分しか送信していることを示しています。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 19.3 以降修正されています。

    関連製品

    本記事の適用対象: 4 製品

    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA
    インテル® Stratix® 10 DX FPGA
    インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。