記事 ID: 000076616 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2019/10/17

インテル® UniPHY IP コントローラーのmem_clk遅延ステップは、ECO フローによってどのように変更できますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    UnipHY 搭載メモリー・インターフェイス
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

デバッグ調査の目的で、設計変更指示 (ECO) フローを使用して、インテル® UniPHY IP コントローラーの外部メモリー信号 (例mem_clk遅延ステップ) の I/O 遅延ステップを変更することが有用な場合があります。

解決方法

例えば、以下に D5 遅延を変更する手順を示します。


1. ピンプランナーを開き、遅延するmem_clkピンを選択し、右クリックして、リソース・プロパティー・ビューアーで [ノードの検索] > [場所を見つける] を選択します。

2. リソースプロパティビューアで、すべてのmem_clkピンを選択します。

3. [プロパティ]ウィンドウでパッドを選択し、D5遅延チェーンを見つけ、新しい値を選択します。

4. D5値を選択したら、リソースプロパティビューアに移動し、チェックとすべてのネットリスト変更を保存を選択します。

5. アセンブラーを実行して、新しいプログラミング .sof ファイルを再生成します。

関連製品

本記事の適用対象: 6 製品

Arria® II FPGA
Arria® V FPGA & SoC FPGA
Cyclone® V FPGA & SoC FPGA
Stratix® III FPGA
Stratix® IV FPGA
Stratix® V FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。