記事 ID: 000076615 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

UniPHY LPDDR2 IP の効率性能に影響を与える要因はありますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • UniPHY インテル® FPGA IP 搭載 LPDDR2 SDRAM コントローラー
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    LPDDR2 IP には DQS トラッキングと呼ばれる機能があり、ユーザー・アプリケーションで利用可能な帯域幅に影響を与えます。LPDDR2 読み取りアクセスからのデータが、すべてのメモリークロック周波数でFPGAで正しくサンプリングされるようにするには、正しい信号タイミングを維持するために DQS トラッキングが必要です。

    DQS トラッキングは、次の 2 つの部分で構成されます。

    • サンプル: DQS サンプルは、すべてのメモリー・リフレッシュ・サイクルの後に実行されます
    • アップデート:十分なサンプルを取った場合、DQS トラッキング・アップデート・サイクルが生じ、数マイクロ秒かかる場合があります。 DQS I/O 遅延が順次更新されるため、その持続時間はインターフェイスの幅に依存します。DQS トラッキング・アップデート中、LPDDR2 コントローラー・Avalon・バスのアクセスはアイドル状態になります。IP では、ユーザーが DQS トラッキング・アップデートをスケジュールすることはできません。

    アクセスパターンの RTL シミュレーションを実行して、DQS トラッキングの影響とシステムの機能や効率に与える影響を評価することを強く推奨します。

    LPDDR2 がアプリケーションに適していない場合、DQS トラッキング要件が周波数に依存し、この KDBで説明されているように無効にするオプションがある DDR3L である、次に低消費電力の外部メモリー・ソリューションを検討することをお勧めします。

    関連製品

    本記事の適用対象: 5 製品

    Arria® V SX SoC FPGA
    Arria® V GT FPGA
    Cyclone® V FPGA & SoC FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。