記事 ID: 000076613 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/02/28

EMIF デバッグ・ツールキットで、Stratix® 10 DDR4 CKE*、ODT*、RESET 信号がキャリブレーションされていないと報告されるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

EMIF デバッグ・ツールキットは、DDR4 仕様ではアドレス / コマンドパリティ計算に含まれていないため、Stratix® 10 DDR4 CKE* および ODT* 信号を直接デスキューしません。

解決方法

EMIF デバッグ・ツールキットは、「アドレス / コマンドマージン」セクションで、遅延が発生する可能性のあるすべての信号を報告します。それでも、マージンは明示的にキャリブレーションされた信号についてのみ報告されます。
しかし、CKE*、ODT*、および RESET 信号は、CS* レベル / デスキューに基づいて暗黙的に較正されるため、それらのマージンは報告されません。
CKE*、ODT*、および RESET 信号は、CS* 信号と同じ遅延設定値でプログラムされます。

なお、*の文字はメモリランク番号を指しています。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。