記事 ID: 000076613 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

EMIF デバッグ・ツールキットで、インテル® Stratix® 10 DDR4 CKE*、ODT*、および RESET 信号がキャリブレーションされていないと報告されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DDR4 仕様ではアドレス / コマンド・パリティー計算に含まれていないため、EMIF デバッグ・ツールキットはインテル® Stratix® 10 DDR4 CKE* および ODT 信号を直接デスキューしません。

    Address / Command Margins セクションでは、EMIF デバッグ・ツールキットは遅延の可能性があるすべての信号を報告しますが、マージンは明示的にキャリブレーションされた信号でのみ報告されます。
    ただし、CKE*、ODT*、および RESET 信号は CS* レベル / スキューに基づいて暗黙にキャリブレーションされるため、これらの信号のマージンは報告されません。
    CKE*、ODT*、および RESET 信号は、CS* 信号と同じ遅延設定値でプログラムされます。

    なお、文字 * はメモリーランク番号を参照します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。