記事 ID: 000076604 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

VHDL で生成されたファイルセットは、UniPHY 外部メモリー・インターフェイスで合成の問題が発生する可能性があります

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

合成ファイルセットの VHDL 生成ラッパーにエラーが発生しました。 その結果、さまざまな合成の問題が生じる可能性があります。

解決方法

この問題の回避策は、生成されたラッパーを開く方法です。 ファイルをテキスト・エディターで開き、フォームのすべてのポートを std_logic_vector(0 downto 0) std_logic .

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。