詳細
ModelSim* を使用した VHDL ベースの DDR3 UniPHY メモリー・コントローラーのシミュレーション中に、上記の警告が表示される場合があります。VHDL で DDR3 メモリー・コントローラーを生成すると、すべての Verilog および SystemVerilog サブモジュールが暗号化され、単一言語シミュレーターによるシミュレーションが可能になります。暗号化されたファイルセットに警告が表示された場合、上記のような暗号化されたメッセージが生成されます。
解決方法
DDR3 ファイルは、_sim・ディレクトリーの msim_setup.tcl ファイルで指定された順序でコンパイルされていることを確認します。アウトオブオーダーでコンパイルされたファイルは、上記の警告が表示される場合があります。
ファイルを正しい順序でコンパイルした後も上記の警告が表示される場合は、Verilog ベースの DDR3 UniPHY メモリー・コントローラーを作成し、暗号化ファイルセットの代わりに暗号化されていない Verilog および SystemVerilog ファイルを使用して警告のソースを特定する必要があります。これには ModelSim SE などのデュアル言語シミュレーターが必要です。