記事 ID: 000076585 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

ビデオ・イン / アウトで同じクロックを使用する場合、VIP スイート CVO II IP に出力されないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    クロックド・ビデオ出力 II (4K 対応) インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Quartus® Prime 開発ソフトウェア・バージョン 16.0 のクロックド・ビデオ出力 (CVO) II IP の問題により、「並列ピクセル数」の値が 1 より大きく、「ビデオ入力と出力」オプションが有効になっている場合、CVO II IP は出力を生成できません。

解決方法

「ビデオ・イン / アウト」は同じクロックオプションを使用して無効にし、ソースクロックを is_clk ポートおよび vid_clk ポートに手動で接続できます。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・バージョン 16.1 以降で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。