記事 ID: 000076581 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

チャネルを 10G に再構成する際に、25G イーサネットインテル® FPGA IPのrx_am_lockポートが常に低いのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 25G イーサネット・インテル® FPGA
  • 25G 50G イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    25G イーサネット・インテル® FPGA IPでは 10G モードと 25G モードではアーキテクチャーが異なるため、チャネルを 10G に再構成した後 でも、ポートrx_am_lockは IP が 25G モードで動作しているときと同じように動作しません。

    rx_am_lockはチャネルが 25G から 10G モードに切り替わると定数 0 を出力します。

    解決方法

    この問題は修正される予定はありません。

    関連製品

    本記事の適用対象: 4 製品

    インテル® Stratix® 10 SX SoC FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA
    インテル® Stratix® 10 GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。