記事 ID: 000076577 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/10/07

10 MX、インテル® Stratix® 10 TX®、またはインテル Agilexデバイス インテル® Stratix®で反復リセットテストを実行する際、JESD204C インテル® FPGA IPデザイン例が断続的に正しく動作しないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • JESD204B インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 19.2 ~ 20.1 の問題により、JESD204C インテル® FPGA IPデザイン例は、インテル® Stratix® 10 TX、インテル® Stratix® 10 MX または インテル Agilex® 7 デバイスを使用する際に、反復リセットテストを実行する際に断続的に正しく動作しない場合があります。

    これは、反復リセットテスト中に、RXギアボックス FIFO RD EMPTYの短いアサーションを散発的に引き起こす可能性があるためです。

    解決方法

    失敗を回避するには、最初の FIFO 読み取り操作遅延して、FIFO RD EMPTY に対する保護のリンク・クロック・サイクルを追加することをお勧めします。

    また、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 19.2、19.3、19.4、20.1 でこの問題を解決するパッチも利用可能です。

     

    以下の適切なリンクからそれぞれのパッチをダウンロードしてインストールします。

    Windows 用 Prime インテル® Quartus® 19.2 パッチ 0.19 (. exe) をダウンロード

    Linux 用パッチ インテル® Quartus® Prime 19.2 パッチ 0.19 をダウンロード (.run)

    インテル® Quartus® Prime 19.2 パッチ 0.19 (.txt) 向け Readme をダウンロード

    Windows 用 Prime インテル® Quartus® 19.3 パッチ 0.49 (. exe) をダウンロード

    Linux 用 Prime インテル® Quartus® パッチ 19.3 パッチ 0.49 をダウンロード (.run)

    インテル® Quartus® Prime 19.3 パッチ 0.49 (.txt) 向け Readme をダウンロード

    Windows 用 Prime インテル® Quartus® 19.4 パッチ 0.26 (. exe) をダウンロード

    Linux 用パッチ インテル® Quartus® Prime 19.4 パッチ 0.26 をダウンロード (.run)

    インテル® Quartus® Prime 19.4 パッチ 0.26 (.txt) 向け Readme をダウンロード

    Windows 用 Prime インテル® Quartus® 20.1 パッチ 0.12 (. exe) をダウンロード

    Linux 用 Prime インテル® Quartus® パッチ 20.1 パッチ 0.12 をダウンロード (.run)

    インテル® Quartus® Prime 20.1 パッチ 0.12 (.txt) 向け Readme をダウンロード

    この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディションのバージョン 20.2 以降で修正されています。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Agilex™ F シリーズ FPGA および SoC FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。