記事 ID: 000076563 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/02/03

PCI Express Avalon-MM® DMA コアのハード IP をシミュレーションする際、読み取り要求または書き込み要求のドロップが表示される理由

環境

    インテル® Quartus® II サブスクリプション・エディション
    シミュレーション
    DMA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

IP カタログまたはプラットフォーム・デザイナーによって生成されたテストベンチの問題により、テストの問題により、エンドポイント (ルートポートへの) メモリーの読み取りまたは書き込みが密に配置された場合、トランザクションがドロップされます。これは、DMA バリアントでマップされたAvalon®メモリーに適用されます。

解決方法

この問題を回避するには、アップストリーム要求の間隔を短縮します。

インテルは、PCIe ハード IP の製品検証にサードパーティー製の商用ルートポート・バス機能モデル (BFM) を使用することを推奨します。

この問題は、今後の インテル® Quartus® Prime 開発ソフトウェアのリリースで修正される予定はありません。

関連製品

本記事の適用対象: 16 製品

Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
インテル® Arria® 10 GT FPGA
Arria® V GT FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。