記事 ID: 000076535 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/06/19

PCI Express* 4.0x4 ルートポート向けインテル® P タイル Avalon® メモリーマップド IP のデザイン例が、コンパイル中にエラーを報告する理由

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.1 以前の問題により、PCI Express* 4.0x4 ルートポート向けインテル® P タイル・Avalon®・メモリー・マップド IP のデザイン例では、コンパイル中にエラーが報告されています。

    エラー(21410): s10_rp_avmm_master_hwtcl.v(130): サブプログラム内のイベント制御ステートメントは合成に対応していません

    解決方法

    これを回避するには、シミュレーションと合成ファイルを個別に生成し、デザイン例を再コンパイルする必要があります。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション / スタンダード・エディションのバージョン 22.4 以降で修正されています。

     

    関連製品

    本記事の適用対象: 2 製品

    インテル® Stratix® 10 DX FPGA
    インテル® Agilex™ F シリーズ FPGA および SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。