記事 ID: 000076533 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

25G イーサネット・インテル® Stratix® 10 FPGA IP のchannel_resetポートの使用方法

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 25G イーサネット・インテル® FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    20109年|2020.04.13 では、25G イーサネット ・インテル® Stratix® 10 FPGA IP のchannel_resetポートの説明はありません。 channel_reset ポートは 、10G/25G ダイナミック・レート・スイッチングを有効にするオプションがオンの場合のみ存在するリセット入力です。速度間のリコンフィグレーションを開始する前に、この信号を表明して TX/RX データパスをリセット状態に保持します。

    解決方法

    この不足している情報は、20109年|に追加されました。2020.07.29.

    関連製品

    本記事の適用対象: 4 製品

    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA
    インテル® Stratix® 10 SX SoC FPGA
    インテル® Stratix® 10 GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。