記事 ID: 000076515 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/03/01

MMR インターフェイスは、外部メモリー・インターフェイス・インテル® FPGA IPの効率モニターと組み合わせて使用できますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® Quartus® Prime 開発ソフトウェア・ライト・エディション
    外部メモリー・インターフェイスインテル® Arria® 10 FPGA
    外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime Edition ソフトウェアの制限により、インテル® Arria® 10、インテル® Cyclone® GX、または インテル® Stratix® 10 デバイス用の外部メモリー・インターフェイス・インテル FPGA IPを使用して DDR3 または DDR4 インターフェイスを実装する場合、効率モニターと組み合わせてメモリー・マップド・コンフィギュレーションおよびステータスレジスター (MMR) インターフェイスを有効にすることはできません。

両方のオプションを有効にすると、次のようなエラーが発生します。

エラー: インターフェイスにはクロックが関連付けられている必要があります

解決方法

この制限に対する修正予定はありません。

関連製品

本記事の適用対象: 3 製品

インテル® Cyclone® 10 GX FPGA
インテル® Arria® 10 FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。