詳細
インテル® Arria® 10 デバイスで低レイテンシー 10G MAC IP コアを使用する際のジッターを最小限に抑えるために、リファレンス・クロック・ネットワークを通過せずにリファレンス・クロック・バッファーから直接入力リファレンス・クロックをソースできるように、高度な送信 (ATX) フェーズロック・ループ (PLL) とフラクショナル PLL (fPLL) を配置することが重要です。
解決方法
ジッター性能を最大限に高めるために、インテルでは、リファレンス・クロックを送信 PLL にできる限り近づけうことを推奨します。
同じトランシーバー・バンク内で専用のリファレンス・クロック・ピンを使用します。
各トランシーバー・バンクで利用可能な 2 つの専用リファレンス・クロック (refclk) ピンがあります。ボトム refclk ピンは、ボトム ATX PLL、fPLL、CMU PLL に直接フィードします。トップ refclk ピンは、トップ ATX PLL、fPLL、CMU PLL に直接フィードします。
位置制約を使用して、ATX PLL と fPLL が、選択した専用 refclk ピン位置と一致し、最適な上部または下部の位置に配置されるようにします。