記事 ID: 000076492 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 19.4 で生成される JESD204C インテル® FPGA IP基本モードでのみ、インテル® Quartus® Prime Pro Edition バージョン 20.1 以降での再生成が必要なのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • JESD204B インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro バージョン 19.4 の JESD204C インテル® FPGA IPは、トランシーバー (PHY) のシンクロナイザーを共有します。

    ベースモードの JESD204C インテル® FPGA IPにはトランシーバー (PHY) が含まれていないため、このモードではファイルがないため IP 生成エラーが発生します。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 20.1 以降で修正されています。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。