記事 ID: 000076491 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

固定レート・リンク (FRL) モードが有効になっているとき、HDMI インテル® FPGA IP RX コアから不正なオーディオ周波数出力が表示されるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    HDMI* インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

HDMI インテル® FPGA IP RX コアの問題により、FRL モードを有効にするとオーディオ出力が破損します。

FRL モードのクロック当たりの受信ピクセル数および CTS 値に基づいて、内部オーディオクロックがリンククロックから正しくリカバリーされない。

移行最小化ディファレンシャル・シグナリング (TMDS) モードでオーディオが正しく動作します。

解決方法

FRL モードでは、この問題を回避する方法はありません。可能であれば TMDS モードを使用してください。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 20.1 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。