記事 ID: 000076490 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/05/05

インテル® FPGA P タイル Avalon® メモリー・マップド PCI Express* エンドポイント IP が、インテル® Quartus® Prime Pro バージョン 19.3 で低い読み取りパフォーマンスを示すのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® FPGA P タイル Avalon®メモリー・マップド PCI Express* IP は、インテル® Quartus® Prime Pro バージョン 19.3 で最大リードリクエストサイズ 512 バイトで、最大 64 の未処理リクエストをサポートします。ラウンドトリップ・レイテンシー (メモリー読み込みから完了までの時間) が 1.5 us を超える場合、未処理のリクエストの数が十分ではなく、読み込みスループットを飽和させることができます。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.3 以降で修正されています。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ F シリーズ FPGA および SoC FPGA
    インテル® Stratix® 10 DX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。