記事 ID: 000076475 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

ALTCLKCTRL MegaWizard では、「入力クロックの立ち下がりエッジ」を備えたレジスター「ena」ポートが出力信号にどのような影響を与えますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

レジスター \'ena\' ポートを \'Falling Edge of Input clock\' として使用することで、レジスター \'ena\' の有効 / 無効時に出力クロックが常に完全なクロックパルスになるようにします。図 1 は、Alteraデバイスにおけるレジスター \'ena\' の実装を示しています。

図 1.

Figure 1

 

ALTCLKCTRL MegaWizard では、ユーザーが 「入力クロックの立ち下がりエッジ」を備えたレジスター \'ena\' ポートを選択した場合、出力クロックは \'ena\' トグル高の後に 1 inclk の立ち下がりエッジで利用できます。機能図については図 2 を参照してください。

図 2。

Figure 1

 

出力クロックは\'ena\' トグル Low の後で 1 inclk 立ち下がりエッジを停止します。機能図については図 3 を参照してください。

図 3。

Figure 1

関連製品

本記事の適用対象: 1 製品

Stratix® IV GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。