周波数が 533MHz を超える DDR3 UniPHY デザインの場合、トレース長マッチングを決定する際には、パッケージの遅延FPGA考慮する必要があります。533MHz 以下で動作する DDR3 UniPHY デザインでは、パッケージ遅延を考慮しません。
パッケージの遅延を取得するには、DDR3 UniPHY Megawizard ボード設定タブの [Package deskew] チェックボックスをオンにし、特定のピン配列で通常どおりにデザインをコンパイルする必要があります。パッケージを考慮する必要があるトレースのパッケージ遅延は、.pin ファイルの [パッケージ遅延] 列に表示されます。 また、「パッケージ・デスクー」がチェックされている場合、Quartus® II はボード上のデバイス・パッケージのスキューをデスクリングすると仮定し、この番号をタイミング解析に使用しません。
DQ、DM、DQS 信号のデザインには、ボードトレースでパッケージ遅延をデスクスルーする必要があります。例えば、.pin ファイルで報告されている 3 本のピンのパッケージ遅延が次の場合
ピン A 120ps
ピン B 80ps
ピン C 160ps
ピン C より 40ps 長いピン A のボードトレースと、ピン C より 80ps 長いピン B のボードトレースが必要です。
DDR3 UniPHY Megawizard ボード設定タブにボードスキューを入力する場合、ボードスキュー・パラメーターを計算するときにボード遅延パッケージ遅延を使用する必要があります。ピンにパッケージ遅延がない場合は、ボード遅延のみを使用する必要があります。
インテル® Quartus® II ソフトウェアが.pin ファイルでこれらのパッケージの遅延を報告しない場合は、Altera・ボード・デザイン・リソース・センターの [ネットレングス・レポート] ページにアクセスします (パッケージのトレース長を取得する方法の詳細については、以下の関連ソリューションのrd07122010_270を参照してください)。